人善交VIDEOS欧美3D_男男做爰猛烈高潮在线观看_亚洲国产精品久久久久婷蜜芽_精品不卡一区二区_欧美日激情日韩精品嗯_被领导强行在办公室做av_国产在线无码视频一区_在线精品无码AV不卡顿_欧美视频二区欧美影视_

ADC(Analog-to-Digital Converter,模擬-數(shù)字轉(zhuǎn)換器)在硬件電路中是經(jīng)常見(jiàn)到的器件，音頻信號(hào)的采集、溫度的采集等等，凡是涉及到模擬信號(hào)轉(zhuǎn)數(shù)字信號(hào)的電路，都會(huì)用到ADC。

ADC的種類很多，有積分型的、逐次比較型的、SAR型的等等，各有各的優(yōu)缺點(diǎn)及用途。一般根據(jù)實(shí)際的項(xiàng)目需求來(lái)選擇ADC型號(hào)。

ADC有一個(gè)重要參數(shù)就是位寬，什么8位的、12位的、16位的，這其實(shí)就是ADC的分辨率，最小能分辨的輸入電壓大小。假設(shè)ADC的位寬為8位，參考電壓為5V，最小分辨率為：1/2565V=0.0195V=19.5mV。如果實(shí)際項(xiàng)目需要對(duì)mV級(jí)別的模擬信號(hào)進(jìn)行采集，那么8位的ADC滿足不了需求，這個(gè)時(shí)候需要找更高位的ADC。

在實(shí)際的設(shè)計(jì)中，一個(gè)8位的ADC，其有效位并沒(méi)有8位。由于芯片生產(chǎn)工藝的原因、電路設(shè)計(jì)的原因、電路板布局的原因等等，在這些因素的影響下，一個(gè)8位的ADC，其最后的2-3位是波動(dòng)的，這個(gè)時(shí)候最后的2-3位是沒(méi)有意義的，所以一個(gè)8位的ADC真正用到的只有高5-6位。

ADC還有一個(gè)常用的參數(shù)是采樣率，采樣率即一秒所能采的點(diǎn)的個(gè)數(shù)。在這里涉及到一個(gè)知識(shí)點(diǎn)：采樣定律，根據(jù)內(nèi)奎斯特采樣定律可知，當(dāng)采樣頻率大于等于兩倍的輸入信號(hào)的頻率時(shí)，可從采集到的數(shù)據(jù)中恢復(fù)出原始信號(hào)。但是在實(shí)際的應(yīng)用中，對(duì)一個(gè)正弦波進(jìn)行采樣時(shí)，采樣頻率至少是輸入信號(hào)的10倍，這樣可以采集到一個(gè)完整周期的正弦波信號(hào)。

ADC的指標(biāo)還有好多，比如參考電壓、帶寬、精度等等，剩下的大家再細(xì)細(xì)研究哈，這里小編就不一一講解了~~~~

下面我們來(lái)看看今天的主要內(nèi)容

這是今天用到的ADC采集電路，從圖中可以看出，ADC采集芯片為TLC5540，且其輸出為8根數(shù)據(jù)線，或者也可以說(shuō)是并行輸出。

還是和之前一樣，找TLC5540的數(shù)據(jù)手冊(cè)，根據(jù)數(shù)據(jù)手冊(cè)進(jìn)行FPGA編程。

TLC5540是一個(gè)8位的高速ADC，其最大采樣率為40MHz。

這是TLC5540芯片的時(shí)序，從圖中可以看出，當(dāng)OE(輸出使能)=0時(shí)，在時(shí)鐘的下降沿，可得到一個(gè)8位的數(shù)據(jù)，這個(gè)數(shù)據(jù)就是輸入的模擬電壓轉(zhuǎn)化之后對(duì)應(yīng)的數(shù)字量。

下面我們根據(jù)這兩幅圖進(jìn)行FPGA的編程，在FPGA電路板中，系統(tǒng)時(shí)鐘為50M，我們將其2分頻為25M作為ADC的采樣時(shí)鐘。這個(gè)時(shí)候根據(jù)上面提到的采樣率至少為輸入信號(hào)頻率的10倍原則，所以輸入信號(hào)的最大頻率為2.5MHz的正弦波。

對(duì)代碼進(jìn)行全局綜合編譯之后，開(kāi)始分配引腳，引腳分配結(jié)束之后，我們今天使用Quartus ii的另一種工具：SignalTap II Logic Analysis，即Altera公司的一款內(nèi)置邏輯分析儀，通過(guò)該功能，我們可以得到FPGA硬件運(yùn)行的實(shí)際效果。但是它也有一個(gè)弊端，需要消耗FPGA的邏輯單元。

點(diǎn)開(kāi)之后，會(huì)出現(xiàn)下圖所示的界面，該界面中紅色框標(biāo)注的是比較重要的部分。

1，硬件仿真器

2，需要添加的觸發(fā)信號(hào)，一般以系統(tǒng)時(shí)鐘為觸發(fā)信號(hào)

3，需要觀察的信號(hào)，將自己所需的信號(hào)添加即可

以上三步設(shè)置完畢之后，保存，然后退出該界面，再次進(jìn)行全局編譯，編譯無(wú)誤之后，將程序下載入FPGA中，下載完成之后，再次打開(kāi)該界面，然后點(diǎn)擊手動(dòng)運(yùn)行圖標(biāo)，便可觀察到FPGA實(shí)際運(yùn)行的時(shí)序效果圖。

第一張圖的輸入信號(hào)頻率為2.5MHz，第二張圖的輸入信號(hào)頻率為1MHz，第三章圖的輸入信號(hào)頻率為100kHz。從以上三張圖中可以看出，輸入信號(hào)的頻率越小，一個(gè)輸入信號(hào)周期內(nèi)采集的數(shù)據(jù)越多，波形越完整，也就是越逼近與實(shí)際波形。